日本政府が資金提供する新興の半導体メーカーRapidusは、2027年に2nmチップの生産を開始することを目指しているが、更にその先となる1nm～1.4nm（1オングストローム – 1.4オングストローム）のプロセス技術に関し、東京大学およびフランスのLeti研究所と協力して開発する計画のようだ。日本経済新聞の報道によると、来年からスタッフの交換といくつかの基礎研究の共有を含むことから始まるという。

パートナーシップの下で、Letiは新しいトランジスタ構造を研究し、Rapidusおよび他の日本のパートナーは研究者を送り込み、その後プロトタイプを評価およびテストする。Rapidusは、1nmクラスの製造プロセスにおいて、自社の2nm製造技術と比較して、電力効率と性能を10％から20％向上させるという控えめな目標を設定している。1nmプロセス技術の主流な採用は、2nm、1.8nm、1.4nmノードの採用に続いて、2030年代に行われる予定だ。

一方、1nmおよびそれ以下の生産ノードには、新しいトランジスタ構造が必要になると予想されており、いくつかの半導体メーカーは、まだ主流になっていないゲートオールアラウンドFETが、最終的に垂直積層型の コンプリメンタリFET（CFET）が置き換えると見込んでいる。Letiと日本の先端半導体技術センター（LSTC）は、Rapidus、東京大学、理化学研究所、その他の国立大学と共に、10月に長期的な持続可能な半導体技術の協力を確立することを目的とした覚書を締結した。この覚書の主なポイントは、「次の10年間にわたる長期的なR&Dロードマップを共同で定義する」ことだ。

Rapidusはすでに、IBMおよびベルギーのImecと協力して、2nm製造プロセスの設計、2025年の2nmチップのパイロット生産の開始、および2027年の2nmチップの大量生産計画を立てている。Letiとの協力は、IBMおよびImecとの既存の・そして今後のパートナーシップに影響を与えるものではない。このグローバルパートナーとの協力は、日本の半導体産業の地位を再活性化するための別の重要なステップと見なされている。

また、RapidusはJim Keller氏率いるTenstorrentと、2nmプロセスにおけるAIエッジデバイス領域での半導体IPのパートナーシップに関して合意した事も発表している。

Source

• 日本経済新聞：ラピダスや東大、1ナノ半導体の技術開発へ　仏機関と