ITRIとTSMC、レイテンシと消費電力を劇的に低減する「SOT-MRAM」を共同開発

工業技術研究院（ITRI）とTSMCは、低消費電力のスピン軌道トルク型磁気ランダムアクセスメモリ（SOT-MRAM）アレイチップを共同開発したことを発表した。この画期的なチップは、独自のインメモリ計算アーキテクチャで設計されており、従来のスピン移行トルク型磁気ランダムアクセスメモリ（STT-MRAM）製品の消費電力のわずか1%しか必要としない画期的な物であり、両社の成果はマイクロエレクトロニクス分野での重要なマイルストーンを達成である。

この画期的な研究成果は、2023年IEEE国際電子デバイス会議（IEDM 2023）で発表され、メモリ技術におけるこの進歩の重要性と遠大な意味を強調しました。ITRIのShih-Chieh Chang博士は、この共同研究によって達成されたブレークスルーを概説し、新しいSOT-MRAMユニットセルの驚くべきエネルギー効率と、最高10ナノ秒（ns）に達する高速動作能力を強調した。

「このユニットセルは、低消費電力と高速動作を同時に実現し、10nsという高速に達します。メモリー回路設計のコンピューティングと統合すれば、全体的なコンピューティング性能はさらに向上します。今後、この技術は、ハイパフォーマンス・コンピューティング（HPC）、人工知能（AI）、自動車用チップなどへの応用の可能性を秘めています」と、ITRI電子・光電子システム研究所所長のShih-Chieh Chang氏は説明する。

理論的には、SOT-MRAMにはキャッシュやインメモリ・アプリケーションに使用できる多くの利点がある。SOT-MRAMは、最新の製造技術ではほとんどスケールアップできないSRAMよりも高密度を実現できる可能性がある。また、不揮発性であるため、（SRAMとは異なり）未使用時には電力を消費せず、これはデータセンターおよびバッテリー電力アプリケーションの両方に有益です。SOT-MRAMは理論上、最大10nsのレイテンシが可能であり、SRAM（SRAMの読み書きレイテンシは通常1～2nsの範囲）に比べれば確かに遅いが、DRAM（DDR5のレイテンシは約14ms）よりはわずかに速く、3D TLC NAND（読み取りレイテンシは50～100マイクロ秒）よりはかなり速い。

スピン軌道トルク型（SOT)磁気ランダムアクセスメモリ（MRAM）とスピン移行トルク型（STT）MRAMは、磁気状態を利用してデータを記憶する不揮発性メモリー技術の一種である。SOT-MRAMとSTT-MRAMの両方において、メモリセルは磁気トンネル接合（MTJ）と呼ばれる構造に依存している。MTJは、垂直方向に積み重ねられた自由磁化層と固定磁化層（例えばCoFeB）と、その間に挟まれた非常に薄い誘電体層（例えばMgO）と、磁化層の1つに隣接する追加の「重金属」（例えばタングステン）層から構成されている。

重金属層に電流を流し、スピン電流を発生させて隣接する磁性層に注入することで、磁性層の向きを変え、状態を変化させる。データの読み出しには、接合に電流を流してMTJの磁気抵抗を評価することが含まれる。STT-MRAMとSOT-MRAMの主な違いは、書き込みプロセスに使用される電流注入形状にあり、明らかにSOT方式の方が低消費電力でデバイス寿命が長い。

SOT-MRAMはSRAMよりも待機時消費電力が低いものの、書き込み動作に大電流を必要とするため、ダイナミック消費電力は依然としてかなり高い。さらに、SOT-SRAMセルはSRAMセルよりまだ大きく、製造も難しい。その結果、SOT-SRAM技術は有望に見えるが、すぐにSRAMに取って代わる可能性は低い。しかし、インメモリ・コンピューティング・アプリケーションでは、SOT-MRAMは多くの意味を持つ可能性がある。将来的にTSMCがSOT-MRAMをコスト効率よく製造する方法を習得した暁には、SRAMに取って代わるだろう。

この開発は、世界の半導体産業における台湾の牙城をさらに強固なものにする可能性があるだろう。ITRIとTSMCの協業の成功は、次世代メモリー技術における台湾の競争優位性を強調し、将来の進歩への道を開くとともに、半導体分野における新たなベンチマークを設定するものである。

Sources