AMDは、アナリスト向けに開催した「Financial Analysts Day」において、新しいコアロードマップを共有し、2024年登場の「Zen 5」までのCPUアーキテクチャ及びプロセスノードについて明らかにした。

AMDの2024年までのCPUコア・ロードマップ

AMDは2019年のZen 2から2024年Zen 5cに至るまでのCPUコア・ロードマップを明らかにした。ロードマップでは特定の年は設定されていないが、Zen 4が2022年末に登場することから、それを元に大体の年が到底出来るだろう。これによると、2023年初めには、Zen 4の「3D V-Cache搭載版」が登場しそうだ。

今回、Zen 4以降のAMDのCPUコアには3つのバリエーションが用意されることが明らかになった。まずは「Zen 4」と呼ばれる標準コア、そして3D V-Cacheを搭載したコア、最後に「Zen 4c」と呼ばれる密度最適化を図ったコアとなる。同じ事がZen 5コアにも適用される。

Zen 4は、すでに発表されているように5nmプロセスで登場するが、4nmコアも存在する。どういった形で4nmプロセスのコアが登場するかは不明だが、広範なリフレッシュとして登場するか、特定のクラスのチップにのみ4nmを使用し、パフォーマンスの改善を図る可能性が考えられる。

Zen 5は、おそらくTSMCの4nmプロセスで製造されると見られる。また、3nmのバリエーションも提供されるが、こちらもどういった形で提供されるかは不明だ。AMDのCPUロードマップが2024年しているため、これらは2024年の発売が見込まれる。

既にZen 3世代で導入され、ゲーム用途として大きなアドバンテージを誇る「3D V-Cache」搭載コアだが、Zen 4及びZen 5にも採用される。これにより、AMDはCPUダイの上に追加のL3キャッシュをスタックできるようになり、CPUダイまたはCPUパッケージのフットプリントを増やすことなく、キャッシュの量を大幅に増やすことができる。ただし、3D V-Cacheを搭載していないコアより高温になることと、クロック周波数が低いため、ゲーム以外のワークロードではパフォーマンスが悪化する。このため、3D V-Cacheの搭載は全てのZen 4 CPUに行われるのではなく、ゲーマーを対象とした派生製品という形でRyzen 7 5800X3Dのように特定のモデルでのみ採用される形になるだろう。

Zen 4c及びZen 5cコアは、Armやx86の他のタイプのチップ・アーキテクチャに見られる効率化コア（eコア）と概念的には似たものだ。AMDはこれらのコアを使用して、高スレッドのクラウド・ワークロード向けに最適化された超高密度サーバー・チップを製造する予定だという。また、AMDは本日、「c」コアがスレッドをサポートすることを明らかにした。したがって、Zen 4cコアを搭載する次期EPYC Bergamoチップには、128コアと256スレッドという驚異的な数が搭載されることになる。

この「c」コアは、Genoaでデビューする標準的なZen 4コアよりも小さく、一部の不要な機能を削除して計算密度を向上させている。このチップは、コア数を増やすために密度を最適化したキャッシュ階層を備えており、より高いスレッド密度を必要とするクラウドワークロードに対応している。これは、チップのキャッシュが小さくなったか、あるいはキャッシュレベルが削除されたことを意味するが、詳細については明らかにされていない。Zen ‘c’コアはZen 4 ISAをフルサポートしており、IntelがAlder Lakeで行なうのとは異なり、AMDはAVXなどの一部の機能を無効化することはない。

AMD Zen 4コア・アーキテクチャ

Zen 4 CPUについて、IPCがようやく明らかになった。AMDはZen 3 CPUと比較してIPCで8～10%の向上と、15%以上のシングルスレッド性能の向上を目標としているという。また、AMDはメモリ帯域に注力しており、次世代メモリ規格のDDR5ではコアあたりメモリ帯域幅は125%増になるという。

AMDは、16コア32スレッドのプロトタイプを使用したCinebenchでのベンチマークテスト結果を公開し、これによるとZen 4 CPUはZen 3 CPUに比べて、1W当たりの性能が25%以上向上し、一般的な性能は35%以上向上するとしている。

AMD Zen 5 コアアーキテクチャ

AMDは、Zen 5アーキテクチャを2024年に市場投入することを発表した。Zen 5では、マイクロアーキテクチャを0から再設計するため、Zen 4のときよりもはるかに大きな世代交代が期待できる。AMDはこの設計で性能と効率の向上を目指している。Zen 5では、AIと機械学習の最適化の統合を指摘しており、これはより新しい数値フォーマットや行列乗算ユニットのハードウェアサポートとして登場する可能性がある。今回明らかにされたのは主に概要であるため、詳細はZen 4が登場した後になりそうだ。

AMD 第4世代Infinityアーキテクチャ

AMDはまた、2.5Dと3Dの両方のチップレットを統一システムで統合できる第4世代Infinityアーキテクチャ、を明らかにした。このインターコネクトは、チップレット、メモリ、I/Oダイを結びつけ、AMDはデータセンター・アプリケーション向けにGPUなどのアクセラレータの接続にも利用されている。包括的なInfinityアーキテクチャは、AMDのチップ製造ツールボックスの重要なコンポーネントであり、チップレットとその他のコンポーネントを結びつけることを可能にしている。現在AMDは、その範囲を広げ、最近買収したXilinxのIPをサポートする拡張機能を追加する計画です。また、サードパーティベンダーのIPもサポートする予定だ。

CXLは、CPUとGPU、FPGA、メモリデバイスなどの他のデバイスとの間のインターフェイスを提供する業界標準のキャッシュ・コヒーレント・インターコネクトである。AMDは2019年に広く支持されているCXLコンソーシアムに参加し、第4世代Infinity ArchitectureでCXL 2.0ベースのメモリをサポートすることになった。つまり、Samsungの512GB CXL Memory Expanderのようなデバイスが、おそらくデータセンター向けに特化して、AMDプロセッサでサポートされることになるだろう。AMDはCXL 3.0もサポートする予定だ。

また、昨年、AMDはUniversal Chiplet Interconnect Express（UCIe）コンソーシアムにも参加した。UCIeは、オープンソース設計でチップレット間のダイ・ツー・ダイ相互接続を標準化し、コスト削減と検証済みチップレットの広範なエコシステムの醸成を目指すものだ。AMDは、今後のInfinity Architectureの反復において、UCIe規格を採用することを改めて表明した。

これらのツールにより、AMDはチップレットベースの製品でリードしており、すでに50以上の製品が市場に出回っているという。業界標準のインターコネクトが加わることで、特に外部ベンダーのチップレットを統合することを選択した場合、同社の幅が広がることは間違いないだろう。