Samsungは今朝、「Memory Tech Day」を開催し、その一環として注目すべきメモリー技術をいくつか発表・公開した。イベントの目玉は、ハイエンド・プロセッサー向けのメモリ帯域幅とメモリ容量の両方で新たな記録を打ち立てることになるSamsungのHBM3Eメモリ、Shineboltの紹介だ。同社はまた、GDDRメモリ規格のGDDRファミリーに重要な技術的アップデートをもたらすGDDR7メモリについても、新たな情報を開示している。

Samsungが発表したHBM3E “Shinebolt”は、HBM3よりも大幅に高い容量と大きなメモリ帯域幅の両方を提供する予定であり、高帯域幅のメモリ技術がハイエンド・プロセッサで増え続ける作業負荷に対応できるよう支援する。

Shineboltの基盤は、SamsungがEUVベースの第4世代10nmクラス（14nm）ノードであるD1aプロセスで生産する新しい24GビットHBMメモリ・ダイである。Samsungは、この新しいダイをベースに8Hiスタックと、最終的には12Hiスタックの両方を生産する予定で、スタックの合計容量はそれぞれ24GBと36GBとなり、HBM3（Icebolt）の同等品より50%容量が増える。

Samsungによれば、Shineboltは9.8Gbps/pinという高いメモリクロック速度を達成することができ、これはHBM3製品よりも50%以上高速である。ただし、Samsungのこれまでのメモリクロック速度の主張を考えると、これはセミオーバークロック状態である可能性が高い。Shineboltの開発は、Samsungが個々のSKUをリストアップできるほど進んでいないが、保守的な方でも、Samsungはイベントプレスリリースで少なくとも8Gbps/ピンのデータレートを宣伝している。もしSamsungの野心的なメモリ周波数が実現すれば、Samsungは競合他社をリードすることになる。現在までに、SK hynixは9Gbps/pin、MIcronは9.2Gbps/pinのメモリ計画を発表しており、Samsungの主張が最も積極的であることは間違いない。

全体として、これらのクロックスピードは、単一のHBM3Eスタックに1TB/秒の最小帯域幅、1.225TB/秒の最大帯域幅を与えることになり、HBM3の819GB/秒のデータレートを大きく上回る。あるいは、ハイエンド・プロセッサー（NVIDIA H100など）を参考にすると、6スタック・チップは216GBものメモリにアクセスでき、その総メモリ帯域幅は7.35TB/秒にもなる。

電力効率に関しては、少し複雑なようだ。Samsungは、Shineboltの電力効率はIceboltより10％向上する、つまりビット転送あたりの消費電力（pJ/bit）を10％削減できるとしている。しかし、クロックスピードが25%以上向上しても、転送ビットが大幅に増加するため、その利益は帳消しになってしまう。そのため、シャインボルトは全体としてより効率的になるとはいえ、絶対ベースでは、HBMメモリの総消費電力は次世代でも増加し続けるようだ。

いずれにせよ、SamsungがShineboltでターゲットとしているハイエンド・プロセッサー市場にとって、チップメーカーは消費電力の増加に動じることはないだろう。他のハイエンド・プロセッサー分野と同様、SamsungはAI市場も視野に入れている。特に巨大な大規模言語モデル（LLM）では、メモリー帯域幅とメモリー容量の両方が制限要因となる市場分野だ。Samsungは、従来のスーパーコンピュータやネットワーキングの市場セグメントとともに、AI市場の活況の中でより高速なHBMを販売することにほとんど苦労しないはずだ。

他の主要メモリベンダーと同様、Samsungは2024年のある時点でShineboltを出荷する予定だ。同社はこのメモリのサンプリングを開始したばかりであり、HBM3 Icebolt自体も量産を開始したばかりであることを考えると、Shineboltの出荷は今年の後半になりそうだ。

HBM4：FinFETと銅間ボンディング

最後に、さらに将来を見据え、SamsungはHBM4メモリの計画について簡単に語っている。この技術はまだ数年先の話だが（まだ承認された仕様すらない）、メモリー業界がより広範な2048ビットのメモリー・インターフェースへの移行を目指していることは、これまでの情報開示からわかっている。

HBM4では、Samsungは現在ロジックチップの領域である、より高度なファブ技術とパッケージング技術の採用を検討している。ファブの面では、同社はメモリに、現在も使用されているプレーナ型トランジスタとは対照的に、FinFETトランジスタの使用に移行したいと考えている。ロジックと同様、FinFETは必要な駆動電流を減らし、DRAMのエネルギー効率の向上に役立つだろう。一方、パッケージング面では、Samsungはマイクロバンプボンディングからバンプレス（銅と銅を直接接合する）ボンディングへの移行を検討している。HBMの帯域幅を過去10年間と同じように拡大し続けるには、最先端技術の採用が不可欠ですが、そのためのコストと複雑さは、HBMが依然としてニッチなハイエンド・メモリ技術にとどまっている理由を浮き彫りにしている。

GDDR7の最新情報：GDDR6より50%低い待機電力

HBM3Eに加え、Samsungの今日のもう1つの大きな帯域幅メモリの更新は、GDDR7メモリの簡単なステータス更新である。

今年7月、SamsungはGDDR7メモリの初期開発を完了したと発表した。次世代GDDRメモリであるGDDR7は、現在のGDDR6に対していくつかの大きな変更をもたらすが、その中でも最も重要なのはPAM3エンコーディングへの変更だ。PAM3は、1サイクルあたり1.5ビット（または2サイクルで3ビット）の転送を可能にし、メモリバスの周波数をさらに向上させる高価な手段を採用することなく、メモリ転送速度を向上させる道を開く。

Samsungの7月の発表から簡単にまとめると、Samsungは16Gビット（2GB）モジュールを展開し、最大32Gbps/ピンで動作させることができるようになる。これは、現在のGDDR6メモリと比べてピンあたりの帯域幅が33％向上し、256ビットのメモリバスの総帯域幅が1TB/秒に達することになる。GDDR7はまた、Samsungの第3世代D1z（10nmクラス）ファブ・ノードの使用もあり、SamsungのGDDR6に比べて電力効率も20％改善するはずだ（pJ/ビットで）。

本日のSamsungのイベントは、7月の発表の大部分を総括するものだが、その過程で、Samsungがこれまで公表していなかったGDDR7に関するいくつかの新しい技術的詳細が判明した。まず、GDDR7はアクティブ時の消費電力を改善するだけでなく、スタンバイ時の消費電力も大幅に改善する。追加のクロック制御のおかげで、GDDR7はGDDR6よりも待機時消費電力を50％削減する。

第二に、Samsung（および業界全体）がGDDR7のエンコーディングに、より高密度なPAM4ではなくPAM3を採用した理由について、同社は新技術に関する我々の技術的推測の一部を確認した。要するに、PAM3はPAM4よりも平均ビット誤り率（BER）が低く、これは主にアイウィンドウのマージンが広いおかげである。しかし、Samsungやその他のメモリ業界は、トレードオフを考慮すると、PAM3の比較的シンプルな技術を支持している。

Samsungは、通常のビデオカード／ゲーム顧客以外に、GDDR7がAIチップ・メーカーや、おそらくもう少し意外かもしれないが自動車産業にも採用されることを期待している。従来のGPUベンダーはまだ現世代の製品サイクルの途中であるため、GDDR7対応シリコンを出荷するまでにはまだかなりの時間がかかるだろう。

現時点では、SamsungはGDDR7メモリの量産開始時期の見通しを発表していない。しかし、同社は次世代メモリを最初に出荷するベンダーになることを期待しており、おそらく2024年になるだろうとしている。

Sources

• Samsung: Samsung Electronics Holds Memory Tech Day 2023 Unveiling New Innovations To Lead the Hyperscale AI Era
• via VideoCardz