TSMCは既に2025年には2nmクラスの「N2」プロセスでHVM（High Volume Manufacturing）を開始する事を目標としたタイムラインを開示しているが、その後、同社がどのような製造プロセスを実現するのかについてはまだ明らかではなかった。だが、新たな情報によると、TSMCは6月にも新たな1.4nmクラスの技術を明らかにする予定とのことだ。
Business Korea : TSMC Initiates Development of 1.4-nm Chip Fabrication Process
韓国のビジネス誌「Business Korea」によると、TSMCは6月に、これまでN3（3nmクラス）ノードを開発していたチームを1.4nmクラスの製造プロセス開発に配置する予定だとのことだ。ファウンドリは通常、研究開発の段階では、その技術の進捗を明らかにすることはないので、実際にTSMCのプレスリリースで1.4nm技術の開発が始まったと発表されることはないだろう。その代わりに、TSMCは6月中旬に技術シンポジウムを開催する予定であり、そこでN2製造プロセスの後継となるノードについて、簡単な紹介を行うのかも知れない。
標準的なプロセス技術設計の流れには、「パスファインディング」「研究」「開発」の各フェーズがある。パスファインディングは、材料や物理の基礎的な探求などが行われ、このフェーズは多くの場合、多数のノードに対して同時に行われる。現在、TSMCのN2のパスファインディングはおそらく終了しており、基礎物理学や化学を専門とする適切なチームが、N2の後継となる1.4nm（14オングストローム）と呼ばれるプロセスの開発に取り組んでいるところだとのこと。
TSMCのN2は、ゲート・オールラウンド電界効果トランジスタ（GAAFET）構造が採用され、開口数0.33（0.33NA：Numerical Aperture）の既存のEUV（Extreme Ultraviolet：極紫外線）リソグラフィーを使用する予定である。現在わかっているTSMC N2の詳細からすると、後継機もGAA FETを維持する可能性があるが、0.55NA（または高NA）のEUV装置に移行するかどうかが焦点になりそうだ。
TSMCのN2が2025年後半にHVMに入ること（したがって、同社初の2nmチップは2026年頃に提供されると予想される）、およびTSMCの2年半から3年の新ノード導入までの期間を考慮すると、2028年からはTSMCの1.4nm（または14オングストローム）プロセスが商用製品に使用される可能性があると予想される。時間枠を考えると、ノードが高NAリソグラフィーを使用することは有益であり、Intelは2025年に使用を開始する予定だ。
Intelも次世代プロセスの開発に力を入れているが、TSMCの1.4nmに対して、Intelのどのノードが対抗することになるのかも興味深い。Intelは2025年に18A(18オングストローム)技術を導入する予定なので、2028年までに少なくとも1つの新しい製造プロセスを展開することになる。それが16A(最近のIntelはノードの進歩に慎重なようなので)と呼ばれるのか、14Aと呼ばれるのか、今後の両社の動向に注目したい。
コメントを残す