Samsungは、投資家への報告において、次世代の3nmクラス（SF3）および4nmクラス（SF4X）の製造技術に関して、来年下半期に量産を開始する予定であると発表した。これらの生産ノードは、新型製品の製造を可能にし、同社の競争力を大幅に向上させることが期待されている。
同社は声明の中で、「2023年下半期に第2世代3nmプロセスおよび第4世代4nmプロセスの量産を開始し、技術競争力を強化する」と述べている。市場はモバイル需要の回復とハイパフォーマンスコンピューティング（HPC）需要の持続的な成長により、成長期に入ると予測されている。
新たに導入されるSF3プロセス技術は、現行のSF3E生産ノードを大幅にアップグレードしたものである。SF3Eは現在、主に暗号通貨マイニング用の小型チップ製造に使用されているが、SF3はゲートオールアラウンド（GAA）トランジスタのナノシートチャネル幅を同一セルタイプ内で変更可能にすることで、設計の柔軟性を高めるとされる。SF3とSF3Eの直接的な比較は行われていないが、SF3はSF4（4LPP、4nmクラス、低電力プラス）に比べ、同等の電力と複雑さで22%の性能向上、同じ周波数とトランジスタ数で34%の電力消費削減、ロジックエリアの21%削減を実現するという。SF3はSF3Eよりも複雑な設計に適していると見られており、2024年下半期に大量生産が開始される予定である。
また、Samsung Foundryの4nmクラス世代ノードは進化を続けており、データセンターで使用されるCPUやGPUなどの高性能アプリケーションに特化したSF4X（4HPC、4nmクラスハイパフォーマンスコンピューティング）プロセス技術の導入が準備されている。これは近年のSFのプロセスノードとしては初めて、HPCアプリケーション専用に特別設計されたものである。
SF4Xプロセス技術は、標準的なSF4（4LPP）プロセスと比較して、10%の性能向上と23%の電力消費削減を実現すると約束されている。この比較の基準は公開されていないが、おそらく標準的なSF4プロセスを指していると考えられる。この性能向上は、トランジスタのソースとドレイン領域の再設計、高ストレス状態での性能の再評価、トランジスタレベルの設計技術共同最適化（T-DTCO）の適用、新しいミドルオブライン（MOL）アーキテクチャの実装によって達成される。
洗練されたMOLアーキテクチャにより、SF4XはCPUの最小動作電圧（Vmin）を60mVでシリコン検証し、オフ状態の電流（IDDQ）の変動を10%削減し、1V以上の高電圧（Vdd）動作をパフォーマンスを損なうことなく安定させ、SRAMのプロセスマージンを向上させることが期待されている。
Sources
