NAND型フラッシュメモリのメーカーは、常に1セルあたりの記憶ビット数を増やすことで、メモリデバイスの記録密度を向上させようとしてきた。基本的に記録密度を上げる方法としては最も難しいが、コスト面では最もやりがいのある方法である。キオクシアのような企業は、1つのセルに格納できるビット数を常に実験している。今年、同社は、実験室内と低温下とはいえ、1セルあたり7ビット（7bpc）の保存に成功したと発表した。
- PC Watch : 7bit/セルの超多値記憶3D NANDセル技術をキオクシアがIMW2022で披露
複数のビットを保存するためには、NANDセルが複数の異なる電圧状態を保持しなければならない。NANDメーカーは、これらのセルに適した材料を見つけ、エラーなく記録し、読み取る必要があるため、困難である。さらに、電圧状態の数は、ビット数に応じて指数関数的に増加します。例えば、4ビットを記憶する場合、セルは16の電圧レベル（2^4）を保持しなければならないが、6ビットの場合、その数は64（2^6）にまで増加する。Kioxia氏が達成した1セルあたり7ビットの記憶には、128の電圧状態(2^7)を保持する必要がある。Kioxiaは、その成果を記した論文を「International Memory Workshop 2022（IMW 2022）」で発表した。
キオクシアは、1セルあたり7ビットを記憶するために、エピタキシャル成長で作った単結晶シリコンのチャネルを使わなければならなかった。単結晶シリコンは多結晶シリコンよりも電気抵抗が低いため、このようなセルの記録が容易になる。さらに、単結晶シリコンを用いたセルトランジスタは、（従来のトランジスタに比べて）サブスレッショルドの傾斜が急で、リーク電流や読み出しノイズが小さいとPC Watchで報告されている。
このようなNAND型フラッシュセルは現在市販されていないため、キオクシアの科学者はラボで作る必要があった。さらに、記録と読み出しのために、彼らはチップを液体窒素（それは液体窒素（77°K、-196℃）に浸し、材料の安定化、必要電圧の低下、トンネル絶縁膜の必要性の低減、書き換えサイクルによるセルの減価の回避を図ったのだ。
研究室でカスタムトランジスタを作ることは、超高密度NAND型フラッシュメモリの課題の半分に過ぎない。まず、128の電圧状態に対応するエンコード方式を持つカスタムコントローラを開発し、使用する必要があった。
2000年代初頭に多値セル（MLC、2bpc）NANDが登場して以来、NANDフラッシュコントローラはますます複雑になっている。そのため、コントローラの複雑さは、NANDメーカーとコントローラ開発者の双方が熟知しているところだ。しかし、128の電圧レベルを正確に処理できるコントローラは、マイクロプロセッサと同じくらい複雑で、同じくらい高価になるかもしれない。つまり、3D NANDの記録密度を40％高める（5bpcから7bpcへ）ために、高価で高度なSSDコントローラを使うことに意味があるのかどうかが大きな問題なのだ。最高のSSDは高価になりがちだが、あまりに高度なコントローラを使うと、超大容量ドライバが法外に高価になり、その利点が全くなくなってしまう可能性がある。
Western Digitalは、PLC 3D NAND（5bpc）でさえ、2025年以降もほとんど意味をなさないと考えている。しかし、Kioxiaは現在、1セルあたり7ビットを保存する物理的な可能性を示しており、最終的には1セルあたり8ビットを維持することまで話している。
コメントを残す