Synopsysは、アーキテクチャから設計、実装、製造まで、チップ設計の全段階をカバーする業界初のフルスタックAI搭載の電子設計自動化ツール・スイートを発表した。Synopsys.aiスイートは、開発期間の根本的な短縮、コストの削減、歩留まりの向上、性能の向上を約束する。このツール群は、5nm、3nm、2nmクラス、さらにその先といった最先端ノードで製造されるチップに極めて有効であるとしている。
チップが複雑になるにつれて、設計・製造コストが急速に上昇する。チップを設計するために何百人ものエンジニアと何千ものサーバーが必要であり、数年にわたって開発とシミュレーションを行う必要がある。製造コストも高騰しており、最新の製造プロセスでは、EUVリソグラフィーなどの高価な機材が使用されている。こうした課題に対処するために、Synopsys.ai EDAスイートが開発された。
Synopsys.ai EDAスイートは、3つのキーアプリケーション（DSO.ai、VSO.ai、TSO.ai）から構成されている。Synopsys.ai EDAスイートは、機械学習と強化学習を使用して、反復的かつ時間のかかるチップ設計段階を加速するように設計されている。Synopsys.aiは、シミュレーション、デザインキャプチャ、IP検証、物理実装、サインオフ、テスト、製造など、すべての段階で使用出来る。
AIは、チップのマイクロアーキテクチャの開発において、より速く、より良い設計を生み出すことが出来る。Synopsys.ai EDAスイートによって、AIは、最適なアーキテクチャパラメータとデータパスを迅速に推定することが出来るのだ。また、Synopsys.ai EDAスイートは、IP検証においても効果を発揮し、従来の人手による検証では対応できなかった領域のカバレッジを拡大し、IP検証プロセスを高速化することが出来る。
Synopsys VSO.aiは、強化学習などのAIテクノロジーを使用して、ターゲットカバレッジを達成するためのテストベンチマークを作成し、IPの個別検証を行う。Synopsys.ai EDAスイートによって、IPの個別検証を高速化し、IP検証の生産性を最大30％向上させることが出来るのだ。
Synopsys DSO.aiプラットフォームは、アーキテクチャの選択肢、電力と性能の目標、幾何学的形状のすべての組み合わせを評価し、望ましい性能、電力、面積、コスト（PPA）の組み合わせを満たすレイアウトを見つけるために、人工知能を活用することで、シミュレーションの必要性を排除し、短時間で最適な設計を特定できる。
GPUを使用してシミュレーションを実行することで、大型の物理チップ（CPU、GPU、またはメモリIC）をシミュレートすることは困難であったが、Synopsysはこれを解決し、これらの作業を数倍高速化できるようになった。
DSO.aiツールは、アナログ回路の実装も可能であり、AIを適用することで、回路のマイグレーションを自動化し、効率的な実装を実現できる。
エンジニアリングコストがチップ設計コストの約60％、コンピューティングコストが約40％を占めるため、AIを使用して両方のコストを削減できるとされる。そして、AIによって前世代からの学習を次世代に適用することで、時間とリソースを劇的に削減し、人間のエンジニアがプロセスを迅速化できるようになる。
Synopsys TSO.aiツールは、半導体企業が適切なテストパターンを生成し、実行する必要があるパターンの数を20％から30％削減し、シリコンテスト/検証フェーズを加速するために設計されている。同じテストシーケンスは、すべての大量生産チップのテストに使用され、正しく動作することが確認される。テストフェーズの期間は、コストに直接影響し、特に高い生産量の部品にとっては特に重要である。
Synopsysの役員は、「AIが回路のテストに必要な総パターン数を著しく削減できることを示しています。20％から30％程度のパターン削減について話しています。これは、コストとテスターの時間に直接反映されるので、企業にとって大きな問題です」と説明しています。
AIを活用したツールを使用することで、チップの市場投入時間を短縮し、開発および生産コストを大幅に削減できる。Synopsysによれば、チップの設計によっては、少なくとも30％から40％の範囲で削減が可能であるとされる。また、複雑なチップのハードウェア開発コストが5nmの場合には3.25億ドル、3nmの場合には9億ドルに達するため、コスト削減は非常に重要だ。
SynopsysのKrishnamoorthy氏は、「チップのコストを推定するのは難しいですが、AIツールの使用によるコスト削減は間違いなく30％から40％になるでしょう」と述べている。通常、エンジニアリングコストはチップ設計コストの約60％を占め、コンピューティングコストは約40％を占める。Synopsysによれば、過去の学習を次の世代に適用するためにAIを活用することで、新しいIPブロックを完成させるために必要な時間とリソースを劇的に削減できるとのことだ。
Krishnamoorthy氏は、「確立された企業が新しいチップを設計する場合、それは新しいIPが30％から40％であり、既存のIPが60％から70％である」と述べている。従来、多くのエンジニアは、前のノードからIPを移行させ、細かい修正を加えることがよくある。しかし、これはリソースの非効率的な使用だ。代わりに、AIを活用して前回の学習を次の世代に適用することで、これらの増分ブロックを完成させるために必要な時間とリソースを劇的に削減できるため、ヒューマンエンジニアがプロセスを迅速化することができる。
新しいIPブロックに取り組む際には、最適な方法を考え、実装することが課題となることがあり、少なくとも1人のエンジニアが必要になることがある。このアプローチは、プロジェクトの収束に必要な人数に影響を与える可能性がある。ただし、AIをアシスタントとして活用することで、新しいデザインやアーキテクチャについて迅速に探索し、学習することができ、実装、検証、およびテストの最適戦略を決定することが出来る。これにより、新しいブロックに必要な投資を大幅に削減出来るのだ。
最後に、DSO.ai、VSO.ai、およびTSO.aiをより広く展開することで、より賢いEDAツールの実行を可能にし、コンピュートコストを削減できする。試行錯誤的なアプローチに頼らず、対象となるAIが有効な実行を使用して、同様の結果を達成できる。最終的に、コンピュートコストは減少するのだ。
Source
コメントを残す