Samsung、2025年の2nmプロセスで裏面電源技術を導入、チップ面積を最大19%削減、効率改善も視野に

masapoco
投稿日
2024年2月29日 6:30
samsung foundry tenstorrent

Samsungは、4nmノードで失敗したことから、3nmノードでは他社に先駆けてGAAトランジスタを投入し、挽回を図ろうとした。だが実際これも大きな成功は見られておらず、Appleで大量投入されているTSMCに大きく水をあけられている状況だ。だが再び同社は、来年量産に入ると言われている次世代2nm技術で雪辱を果たすつもりらしい。ライバルのTSMCに対して優位に立つために、新しいレポートによると、Samsungはバックサイドパワーデリバリー(BSPDN)技術をいち早く導入するようだ。

SamsungとTSMCは、2nmノードで大きな技術的飛躍を投入することを目指しており、両社の競争は熾烈を極めそうだ。Samsungについては、Chosunのレポートによると、BSPDNがゲームチェンジャーになることが期待されており、最初のテスト結果は同社の目標を上回ったという。具体的なテストについては、Samsungはこの技術を2つのとあるArmコアに適用し、チップ面積を10%と19%削減したという。

チップ面積が縮小されたことで、Samsungはより小さな表面積を売り物にするSoC設計の量産を効果的に開始することができ、それだけでなく、以前に実施されたテストは、性能と電力効率レベルを大幅に改善することに成功した。報告書にあるように、BSPDNはまだ製品化されていない新しいプロセスであるが、これがコストの制約によるものなのか、それともこの技術の探求にあまり考えが及ばなかったのかは言及されていない。

いずれにせよ、BSPDN(Back Side Power Delivery Network)は、その名が示すように、ウェハーの裏側に配置された電源ラインのことで、回路と電源スペースを分離する。これは効率を最大化するのに役立ち、半導体の性能を向上させる機会も存在する。現在、電源ラインはウェハーの上部に配置されている。そこでは回路が描かれており、メーカーにとって利便性が高いからだ。しかし、回路がより洗練され、SamsungやTSMCが2nmなどの先端ノードを探求し始めるにつれて、回路と電源ラインを片面に刻むことがますます難しくなっている。

最終的には、その回路ギャップが狭くなるにつれて干渉が発生し、設計と量産の両面でより困難が生じることになる。Samsungはすでに日本のPrefferd Networksから最初の2nmチップの受注を獲得したと言われているが、このバッチにBSPDN技術が適用されたかどうかは不明である。ちなみに、BSPDNについてはTSMCのも導入を進めているが、目立った情報はまだ表に出てきていない。


Source



この記事が面白かったら是非シェアをお願いします!


  • servo linux
    次の記事

    Rustで開発のオープンソースレンダリングエンジン「Servo」の開発が進む

    2024年2月29日 8:35
  • 前の記事

    Intel、2027年に1nmノードを投入する計画、性能と効率は“2桁”の向上

    2024年2月29日 6:10
    Intel Foundry IFDC 8
この記事を書いた人
masapoco

コメントを残す

メールアドレスが公開されることはありません。 が付いている欄は必須項目です


おすすめ記事

  • Intel glass substrate 5

    Appleがガラスコア基板の採用に向けて協議を進めている

  • a04c35e8e555c1cc7ae1d6a5f3159856

    MicrosoftとOpenAI、1000億ドル以上をかけて超人的AI開発のためのスーパーコンピューター「Stargate」を開発する計画

  • sibelco spruce pine

    世界の半導体は米国のたった1カ所の鉱山に支えられている

  • TSMC FAB18

    TSMCの3nmノードが急成長、2024年は収益の20%以上を占める可能性

  • SK hynix Begins Mass Production of Industrys First HBM3E 2

    SK hynix、40億ドルという世界最大級のメモリパッケージング施設を米インディアナ州に建設の計画

今読まれている記事