Marvellは、TSMCとのパートナーシップを2nm世代にまで拡大し、2nm世代のプロセス技術で製造されるアクセラレーテッドインフラ向けカスタム・チップに特化した新しいIPテクノロジー・プラットフォームを開発する事を発表した。このプラットフォームには、クラウドに最適化されたアクセラレーター、イーサネット・スイッチ、デジタル・シグナル・プロセッサーの開発に不可欠な技術が含まれている。

MarvellのSandeep Bharathi最高開発責任者（CTO）は、次のように述べている：「2nmプラットフォームにより、Marvellは高度に差別化されたアナログ、ミックスド・シグナル、および基盤IPを提供し、高速化されたインフラを構築できるようになります。5nm、3nm、そして今回の2nmプラットフォームにおけるTSMCとのパートナーシップは、Marvellがシリコンで実現できることの限界を拡大するのに役立っています」。

2nmプラットフォームは、200Gbpsを超える高速ロングリーチSerDes、プロセッサ・サブシステム、暗号化エンジン、システムオンチップ・ファブリック、チップ間インターコネクト、およびコンピュート、メモリ、ネットワーキング、ストレージ・アーキテクチャ向けのさまざまな広帯域物理層インターフェイス用のIPを使用している。

これらの技術は、クラウドに最適化されたカスタム・コンピュート・アクセラレータ、イーサネット・スイッチ、光および銅線インターコネクトのデジタル・シグナル・プロセッサ、AIクラスターやクラウド・データセンター、その他の高速化インフラを駆動するその他のデバイスを製造するための基盤となる。

「当社は、半導体設計の研究開発においてモジュラー・アプローチを採用しており、まず、基礎となるアナログ、ミックスド・シグナルIP、および広範なデバイスで使用可能な高度なパッケージングに重点を置いています。これにより、プロセス製造の進歩などのイノベーションをより早く市場に投入することができます」と、Bharathi氏は述べている。

一方、MarvellはTSMCのオープン・イノベーション・プラットフォームとOIPのIPアライアンスに参加していないため、同社のN2互換IPがTSMCのTSMC9000 IPプログラムに含まれるかどうかは不明である。

同社は最初のシリコンのタイムスケールは示していないが、TSMCは台湾の新竹サイエンスパークの宝山キャンパスにある工場で、今年末までに2nmの早期生産を計画している。

TSMCの事業開発担当シニア・バイス・プレジデントであるKevin Zhang氏は、「TSMCは、当社の2nmプロセス技術で加速インフラを推進するプラットフォームの開拓において、Marvellと協力できることを喜ばしく思っています。TSMCのクラス最高のプロセスおよびパッケージング技術を活用した最先端のコネクティビティおよびコンピュート製品の開発において、Marvellとの協力関係を継続できることを楽しみにしています」と、述べている。

Marvellは、5nmプラットフォームでファースト・フォロワーからリーダーへと転身することに成功し、複数の5nmデザインを製造し、TSMC 3nmプロセスでインフラ・シリコン向けの最初のポートフォリオを発表し、業績を伸ばしている。

Source

• Marvell: Marvell Announces Industry’s First 2nm Platform for Accelerated Infrastructure Silicon