HuaweiとSMIC、マルチパターニングによる5nmチップの実現で協業

masapoco
投稿日
2024年3月26日 14:48
SMIC CHINA HEADER.jpeg

Bloombergの報道によると、Huaweiと中国の大手半導体メーカーであるSMICは、マルチパターニングによる5nm生産に取り組んでいるとのことだ。これがもし実現すれば、中国企業は、欧米から近代的な生産設備を手に入れられなくても、近代的なチップを製造し続けることができるようになるかも知れない。

提出された特許は、self-aligned quadruple patterning (SAQP)、すなわち、マルチプル・スペーサー・アプローチによるダブル・パターニングを2回、したがって最終的には4回使用するプロセスについて説明している。

SAQPでは、いわゆるスペーサーを使用する。スペーサーは、既存の構造上に側壁として構築される。成膜と異方性エッチングのシーケンスにより、2つの新しい構造が作られる。プロセス条件、特に蒸着層の厚さを最適化することで、元の線密度を2倍にすることができ、より小さな構造が可能になる。トランジスタ構造は、元のリソグラフィーのライン間隔の半分で形成できる。

HuaweiとSMICが説明しているのは、最適化されたフォトレジストと特定の酸プロファイルを使用するマルチスペーサー・アプローチだろう。理論的には、ピッチ分解能を8分の1にすることが可能で、40nmが5nmになる。このアプローチを繰り返せば、16分の1も可能だ。

しかし、このようなマルチパターニングを実際に実施するのは容易ではない。歩留まりを許容レベルにコントロールすることが最大の課題であり、多くのメーカーがマルチパターニング・プロセスで失敗している。各露光にはそれぞれリスクがあり、マルチパターニングではこのリスクも数倍になる。さらに、マルチプル・パターニング・プロセス自体も、可能な限り理想的に調和させる必要がある。

しかし、現状では、中国が独自のEUVシステムを持つまでは、先端チップを製造するための唯一の方法DUV+マルチパターニングしか道がないのだ。


Source



この記事が面白かったら是非シェアをお願いします!


  • canva logo
    次の記事

    CanvaがAffinityを買収

    2024年3月26日 15:50
  • 前の記事

    大規模言語モデルが、情報の検索に驚くほど単純なメカニズムを使っている事が判明

    2024年3月26日 14:12
    5e8941fdd8c4c25416f94fac7a18a622
この記事を書いた人
masapoco

コメントを残す

メールアドレスが公開されることはありません。 が付いている欄は必須項目です


おすすめ記事

  • Intel glass substrate 5

    Appleがガラスコア基板の採用に向けて協議を進めている

  • 91e8dabaf1443f77337f70a1a1d01707

    中国ハイテク大手Huawei、2023年の利益は2倍超に

  • a04c35e8e555c1cc7ae1d6a5f3159856

    MicrosoftとOpenAI、1000億ドル以上をかけて超人的AI開発のためのスーパーコンピューター「Stargate」を開発する計画

  • sibelco spruce pine

    世界の半導体は米国のたった1カ所の鉱山に支えられている

  • TSMC FAB18

    TSMCの3nmノードが急成長、2024年は収益の20%以上を占める可能性

今読まれている記事