ASMLは昨年末、Intelに最初のHigh-NAリソグラフィ装置の出荷を開始した。開口数0.55のレンズを搭載した極端紫外線（EUV）リソグラフィ装置を1台出荷しただけではあるが、同社は今年、この最先端の非常に高価な、そしてIntelやSamsung、TSMCらにとって今後必須となるこの装置を多数出荷することを目指しており、その生産台数も今後数年間でさらに増やす予定のようだ。

ASMLは、次世代高NA（開口数）リソグラフィ装置を公開し、同社がこれまで製造した中で最も先進的なチップ製造装置を披露した。

ASMLは、今年出荷する予定のHigh-NA EUVリソグラフィ装置の台数については明らかにしていないが、ロジックチップ（Intelテ、Samsung Foundry、TSMC）およびメモリー（Micron、Samsung、SK hynix）の主要メーカーすべてからこれらの装置の受注を獲得しており、その総数は現在10台から20台であることをすでに発表している。基本的に、これはHigh-NA EUVが広く使われるようになることを意味する。しかし、問題はその時期である。

ASMLのHigh-NA EUV Twinscan EXEリソグラフィ装置は、チップメーカーが1回の露光でチップの重要な寸法を8nmまで縮小できるようにする、同社の次世代主力製造装置である。しかし、この改善にはコストがかかる。Twinscan EXEは1台3億5,000万ユーロ（565億円）で、Twinscan NXEの1億7,000万ユーロ（272億円）の2倍以上の価格である。

Low-NAツールを使っても、より高価で歩留まりに影響するダブルパターニングを使うとはいえ、8nmのフィーチャーをプリントすることは可能だからだ。例えば、Intelは、18A以降の製造プロセス（1.8nmクラス）の製造フローにHigh-NA EUVリソグラフィを2026年から2027年にかけて導入すると予想されているが、CHINA RENAISSANCEのアナリストは、TSMCが1nmクラスの製造ノードでこれらのツールの使用を開始するのは2030年以降になると見ている。また、SemianalysisのJeff Koch氏のような他の業界アナリストも、これらの高コストマシンの広範な採用は、2030～2031年頃と予想される経済的に合理的になるまで起こらないかもしれないと見ている。

とはいえ、Peter Wennink最高経営責任者（CEO）をはじめとするASMLの幹部は、High-NA EUV装置によるダブルパターニングの排除は、プロセスの簡素化や生産サイクルの短縮の可能性など、アナリストの予測よりも早く、2026年から2027年ごろに導入するのに十分な利点をもたらすと主張している。

ASMLは、High-NA EUV装置の受注を10台から20台確保しており、2028年までに年間20台の需要に対応できるよう生産能力の増強を準備している。一方、今後2〜3年の間にチップメーカーがHigh-NAツールを使用する可能性については不透明であるため、ASMLが生産を増強する当面は、潜在的な生産能力過剰が懸念される。

Sources

• Bloomberg: ASML Shows Off $380 Million, 165-Ton Machine Behind AI Shift
• Reuters: ASML’s next chip challenge: rollout of its new $350 mln ‘High NA EUV’ machine