ペンシルベニア大学の研究者らが、電気の代わりに光を利用する新しいコンピューター・チップを開発した。この成果は、データ転送速度の向上と、より効率的な消費電力の削減に繋がり、現在多くの需要が生まれているAIに関連した処理能力の向上と共に、それがもたらす消費電力の問題を解決する糸口になる可能性を秘めた物だ。

人類は今日、毎秒100京（10¹⁸）回の計算を実行できるエクサスケールのスーパーコンピューターを構築している。計算の規模が大きくなったとはいえ、コンピューティング技術は1960年代に初めて使われたフォンノイマン型アーキテクチャに基づいている。

研究者らは非ノイマン型のアプローチとして、脳神経回路の動きを模したニューロコンピュータや、量子力学に基づくコンピューティング・システムの開発にも取り組んでいるが、これらのコンピューターが広く利用されるようになるには、少なくともまだ十年以上はかかるだろう。その反面、近年のAIモデルの爆発的な普及により、大量の情報を処理できるコンピューターが求められている。しかし、非効率的なコンピューティング・システムは、エネルギーの大量消費をもたらす。

ペンシルバニア大学工学部応用科学科のNader Engheta教授率いるチームは今回、光を使って数学計算を行うシリコンフォトニック（SiPh）チップを設計した。研究チームが光に着目したのは、人類が知る限り最も高速なデータ転送手段だからである。そして最も重要なことは、彼らのアプローチは、広く普及しているシリコンを使用することで、この技術は迅速に拡張することを可能にするのだ。

研究チームは、ベクトル行列乗算を実行できるチップの設計を目指した。一般的な数学的計算であるこのシステムは、現在開発されているAIモデルの動力源となるアーキテクチャを開発する際に重要な、ニューラルネットワークの開発と機能に広く使用されている。

チップはシリコンであるため、製造プロセスを完全に作り直すこともできた。その代わりに、特定の領域でチップの高さを低くし、内部での光の伝わり方を制御した。

チップの幅を広くすると、光がチップの中で散乱してしまう。それでも、高さの変化をコントロールすることで、研究チームはチップ内部の光が一直線にしか進まないようにした。

研究チームは、SiPhチップを製造するために商業ファウンドリーにアプローチした。このファウンドリーでは、現在市場にあるサイズのチップしか設計できないため、チップの設計はそれに合わせて修正する必要があったが、すぐに配備できる状態になった。

この研究に携わった同大学の電気・システム工学のFirooz Aflatouni准教授は、このチップは、企業が現在AIモデルの訓練と分類に使用しているGPU（Graphics Processing Unit）を置き換えることができると述べた。また、彼らの開発したSiPhプラットフォームは、AI企業が使用している既存のインフラへのアドオンとして機能することができると推奨している。

SiPhチップは、より速く、より少ない電力消費で計算を実行するだけでなく、データのプライバシーに関する懸念にも対処できる。チップは複数の計算を並行して実行できるため、計算が実行されている間、ワーキングメモリーに情報を保存する必要がない。「誰も存在しないメモリにハッキングして情報にアクセスすることはできません」と、Aflatouni氏はその安全性を的を射た表現で解説している。

論文

• Nature Photonics: Inverse-designed low-index-contrast structures on a silicon photonics platform for vector–matrix multiplication

参考文献

• University of Pennsylvania School of Engineering and Applied Science: New Chip Opens Door to AI Computing at Light Speed

研究の要旨

逆設計されたシリコンフォトニックメタストラクチャーは、電磁波を用いたアナログ計算を行うための効率的なプラットフォームを提供する。しかし、計算が困難なため、これらのメタ構造をスケールアップして多数のデータチャネルを扱うことは容易ではありません。さらに、典型的な逆設計手順は、小さな計算領域に限定されるため、目的を達成するために共振機能を採用する傾向がある。その結果、狭帯域で製造誤差の影響を受けやすい構造になってしまいます。ここでは、低指数コントラスト制約を用いた有効指数近似に基づく2次元（2D）逆設計法を採用する。その結果、一般にフィードフォワードで低共振のコンパクトなアモルファスレンズシステムが得られる。我々は、2×2行列と3×3行列のベクトル行列積を設計し、実験的に実証した。また、提案した2次元計算法を用いて10×10行列を設計した。これらの例は、これらの手法がより大規模な波動ベースのアナログ計算プラットフォームを可能にする可能性があることを示している。